學C語言時有一個奇怪的關鍵字volatile，這到底有什么用呢？

volatile與編譯器

首先來看這樣一段代碼：

int busy = 1;


void wait() {
  while(busy) {
    ;    
  }
}

編譯一下，注意，這里使用O2優化：

圖片

讓我們仔細看看生成的這段匯編：

wait:
        mov     eax, DWORD PTR busy[rip]
.L2:
        test    eax, eax
        jne     .L2
        ret
busy:
        .long   1

其中L2這一段即為while循環，這段指令是經過編譯器優化的，可以看到，決定能否跳出循環是通過檢查寄存器eax來完成的，而沒有檢查變量busy所在內存的真實內容。

注意，對于這段代碼來說這里的優化是正確的，但問題是如果還有其它代碼修改了變量busy，那么這里的優化會導致其它代碼對變量busy的修改根本就不能生效，就像這樣：

int busy = 1;
// 該函數在A線程中執行
void wait() {
    while(busy) {
        ;
    }
}
// 該函數在B線程中執行
void signal() {
    busy = 0;
}

如果wait函數中while循環對應的機器指令僅僅從寄存器中讀取數據那么即使B線程的signal函數修改了busy變量也不能讓wait函數從循環中跳出來。

如果你對busy變量使用volatile修飾，生成的指令就變成這樣了：

圖片

wait:
.L2:
        mov     eax, DWORD PTR busy[rip]
        test    eax, eax
        jne     .L2
        ret
busy:
        .long   1

注意看此時L2這一段，每次都從busy變量所在的內存中讀取數據并存放在eax，然后再去判斷，這樣就能確保每次都能讀取到busy變量的最新值。

實際上你可以把寄存器eax當做busy所在內存的cache，當cache(寄存器)和內存中的數據一致時不會有任何問題，但當cache與內存中的數據不一致時(也就是內存已被更新但cache保存的還是舊數據)，程序的運行往往出乎預料。

除了多線程的例子，還有一類就是signal handler以及硬件修改該變量(用C語言與硬件交互式時經常遇到)，如果編譯器生成文章開頭那樣的指令那么等待線程將檢測不到signal handler或者硬件對變量的修改。

圖片

因此在這里我們需要告訴編譯器：“不要耍小聰明，不要只從寄存器中讀數據，這個變量可能在其它地方已經被修改了，使用時從內存中獲取最新數據”。

現在是時候簡單總結一下了，volatile僅僅阻止編譯器試圖去優化對變量的讀取操作。

volatile與多線程

一定要注意volatile僅僅確保變量的可見性，但和變量的原子訪問沒有半毛錢關系，這是兩個完全不同的任務。

假設有一個非常復雜的結構體struct foo:

struct data {
  int a;
  int b;
  int c;
  ...
};
volatile struct data foo; 
void thread1() {
    foo.a = 1;
    foo.b = 2;
    foo.c = 3;
    ...
}
void thread2() {
    int a = foo.a;
    int b = foo.b;
    int c = foo.c;
    ...
}

你僅僅用volatile去修飾變量foo只是確保了當該變量被thread1修改后我們能在thread2中讀取到最新值，但是這解決不了多線程并發讀寫需要原子訪問foo的問題。

確保變量原子性訪問一般都采用鎖，當使用鎖時，鎖本身就包含了volatile提供能力，即，確保變量的可見性，因此當使用鎖時沒有必要使用volatile。

volatile與memory order

有的同學可能會想如果我想用volatile修飾的變量沒有那么復雜，僅僅是一個int，就像這樣：

volatileint busy = 0;

A線程讀取busy變量，B線程更新busy變量，當A檢測到busy變化后執行特定操作，這樣可行嗎？既然通過volatile修飾后可以確保每次都從內存中讀取busy，那么應該可以這樣使用吧。

然而，計算機在概念上可能相對簡單些，但在工程實踐中是復雜的。

我們知道由于CPU與內存之間的速度差異非常大，CPU與內存之間有一層cache，CPU其實并沒有直接讀取內存，cache的存在會讓問題復雜起來，限于篇幅與本文主題這里不再展開。

為優化內存讀寫，CPU可能會對內存讀寫操作進行指令重排，reordering，帶來的后果就是：假設在線程1中先后執行第N行代碼與第N+1行代碼，但在線程2看來卻是第N+1行代碼先生效，假設X的初始值為0，Y的初始值為1：

線程1           線程2
X = 10         if (!busy)
busy = 0;         Y = X;

當線程2檢測到busy為0后讀取X的值，此時讀取到的X值可能為0。

為解決這一問題，我們需要的不是volatile，volatile解決不了reordering問題，我們需要的是內存屏障，memory barrier。

內存屏障是一類機器指令，該指令對處理器在該屏障指令之前與之后的內存操作進行了限制，確保不會出現重排問題。

而內存屏障帶來的效果依然能夠涵蓋volatile提供的功能，因此也不需要volatile。

可以看到，在多線程環境下我們幾乎總是不會使用volatile關鍵字。